秦皇岛信息港
历史
当前位置:首页 > 历史

WTB网络HDLC在FPGA中的实现落伍

发布时间:2020-02-27 13:39:32 编辑:笔名

WTB络HDLC在FPGA中的实现 - FPGA/CPLD - 电子工程

TCN(Train Communication Network)整体结构是由WTB(绞线式列车总线)和MVB(多功能车辆总线)组成,符合IEC标准。本文主要围绕WTB链路控制的帧格式进行研究。鉴于IEC标准中规定的WTB帧数据格式与IS03309中定义的HDLC(High Level Data Link Control)格式一致,基带Manchester-Biphase-L技术编解码器现则围绕HDLC展开。

随着深亚微米工艺技术的发展,FPGA(FieldProgrammable Gate Array)的范围愈来愈大,其单片逻辑门数已超过上百万门。同时还具有开发周期短、本钱低、可实时在线检验等优点。因此广泛用于特殊器件设计。中小批量通信产品的设计生产中采取FPGA实现HDLC功能是一种值得鉴戒的方法。

2 WTB的HDLC帧格式

WTB的有效帧格式包括帧头、HDLC帧数据格式、终止分界符。其中HDLC帧数据格式与ISO3309中定义的相同,包括起始8位标志位、HDLC数据、16位FCS、结束8位标志位。帧头和HDLC帧数据由曼彻斯特码编码,1个位单元的前半部分为负电平,在位单元的中间跳变成正电平的位编码为“1”,反之为“0”。帧头在起始位和结束位“1”之间有7个(“0”,“1”)位对。终止分界符可使线路保持2个周期的正电平。

2.1 HDLC帧格式

WTB通讯方式中,所有信息都是以帧的格式传输的,HDLC帧格式如图1所示。HDLC协议规定,所有信息传输必须以一个标志字开始,且以同一标志字结束,这个标志字为。开始标志到结束标志之间构成一个完全的信息单位,称为1帧。在HDLC通讯方式中,接收方通过搜索探知帧的开始和结束,以此建立帧同步。在帧与帧之间的空载期,可连续发送标志字来做填充。而在WTB的络中,具有特殊的起始帧头,更易于产生同步解码。

2.2 HDLC数据及“0”比特插入

HDLC帧的数据区的长度是可变的,可传送标志字以外的任意二进制信息。其数据小为32位,为1 056位,HDLC发送的数据应是8的整数倍。为了确保标志字是的,发送方在发送信息时采取“0”比特插入技术,即发送方在发送除标志字符外的所有信息时(包括校验位),只要遇到连续的5个“1”,就自动插入一个“0”;反之,接收方在接收数据时,只要遇到连续的5个“1”,就自动将其后的“0”删掉。“0”比特插人与删除技术可使HDLC具有良好的传输透明性,可传输任何比特代码。

2.3 CRC校验

HDLC采取16位循环冗余校验码(CRC-16)进行过失控制,生成若干种多项式,WTB络使用标准的生成多项式x16+x12+x5+1。HDLC过失校验是对全部帧的内容作CRC循环冗余校验,即纠正纠错范围内的错码,在校错范围内的错码只能校验,但不能纠正。标志位和按透明规则插入的所有“0”不在校验的范围内。

3 编码器与解码器的FPGA实现

基于FPGA本钱低、实时性好、可扩大为SOPC(片上系统)便于应用层的开发等优点,本设计采取Altera公司的CYCLONE II经济型FPGA实现编解码。

3.1 有限时序状态机

HDLC通讯帧属于串行数字信号编解码方式,其帧格式与时序逻辑联系紧密。编码器是功能、时序复杂的时序逻辑电路。为了便于利用硬件描述语言设计,将这一复杂的时序逻辑抽象成有限状态机,并利用有限状态机实现复杂设计。这类控制方式很容易解决0比特插入技术,使状态自由依照ISO3309的标准转换。根据HDLC的编码协议,得到FPGA设计的状态机,将状态的转换与数据处理分别在同一状态机的不同模块中实现。同时,在解码进程中,在起始标志位同步后,每一步HDLC状态进程均需对数据进行判断(若出错几率为P),直至结束。若有N个状态,其整体出错概率非常小,大小为PN,大大提高了解码的可靠性。发送器状态机如图2所示。准备状态:当发送器复位后,处于准备状态,收到开始发送信号后,状态机转至开始状态进行初始化,然后跳转至帧头状态。帧头状态:在该状态添加WTB固定的帧头和标志位,然后跳转至数据发送状态。数据发送状态:在该状态读取数据,按照帧结构将数据编码发出,直到全部发送终了跳转至校验状态。校验状态:调用CRC校验单元模块,进行CRC检验。完成后进入结束状态。结束状态:发送结束标志,然后跳入下一次的准备状态。

3.2 CRC校验

HDLC数据编码是难点,数据位的不确定性进一步导致CRC校验的复杂性。但由于HDLC数据具有特殊含义:8位位组的整数倍,故可以采用以字节宽度读双口RAM的方式进行编码。CRC校验也可字节累加运算完成。校验模块示意图如图3所示。

校验序列按多项式:G(x)=x16+x12+x5+1进行计算,校验初始结果值应设为0xffff、图3中rst为复位信号,sig为事件触发电平,pdata为需要计算的数据,prevcrc为上一次计算的结果,crc输出的计算结果。Verilog核心代码为:

3.3 位同步

编码器发送有效帧序列,解码器对有效帧解析的难点在于起始的同步性。常常使用的同步方式有锁相环。但为了节省FPGA内部资源,针对WTB特有的帧头规则序列,采取高频采样比较方式进行同步。帧头在起始位和结束位“1”之间有7个(“0”,“1”)位对,如图4所示。在一个周期内,1名采样12次,若在位跳变的前后符合标准位,则同步开始,继续采样下一名,直到帧头位对全部完成,即使在空闲时,电平有干扰毛刺也不会产生误同步。

4 标准应用检验

通过使用Quartus II对WTB的编解码器的波形进行仿真,结果符合标准。

解码器在接收一个字节后进行CRC计算,当全部数据接收完成时计算出CRC结果;当全部CRC接收终了接收到CRC结果,将这两种CRC结果进行比较。若数据合法则给一个脉冲。

如图5所示,硬件采取485实现物理层与标准机车WTB卡的通讯,能够相互解析,证明了设计的准确可靠性,为下一步应用层的设计打下基础。

5 结束语

针对WTB络标准提出了一种基于FPGA的HDLC协议编解码器设计方案,并利用Altera公司的CYCLONE II EP2C8实现。目前对该络协议的实现仅限于早期阶段,只能实现基本链路的HDLC数据编解码。该系统的后续还需加入NIOS进行链路控制的优化和运用层的设计,如WTB总线的初运行。实践表明,该编解码器实现简单、使用灵活,资源占用公道,对进一步工作的展开有深远意义。

闭经后能喝静心助眠口服液
女性临近更年期怎么调理
口腔溃疡意可贴能用吗
宝宝腹泻如何治疗
友情链接